趋势与展望

  • Si衬底上Ge外延薄膜与器件研究进展

    刘鹏浩;江弘胜;张明丹;张晓琴;陈胜;王文樑;李国强;

    随着Si基器件发展遇到瓶颈,具有更优异性能且与Si基CMOS工艺良好兼容的Ge基器件展现出了应用于集成电子与光电子领域的广阔前景。然而,Si基Ge器件性能会受制于Si与Ge之间较大的晶格失配所产生的高密度位错。因此,控制Si衬底上Ge外延薄膜的位错密度成为高性能Ge器件制备的研究重点。文章着重介绍了插入层、低温成核层和选区外延生长技术3种Si衬底上Ge外延薄膜位错控制技术的基本原理及研究进展,讨论了Si基Ge器件的最新研究进展,并展望了Si基Ge薄膜生长和器件制备的发展前景。

    2021年11期 v.46;No.399 825-832页 [查看摘要][在线阅读][下载 905K]
    [下载次数:441 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:0 ]

半导体集成电路

  • 采用高性能负压电荷泵的AMOLED驱动DC-DC转换器

    袁敏民;孔令韬;毛成烈;常昌远;郭鹏宇;

    提出了一种采用高性能负压电荷泵的有源矩阵有机发光二极管(AMOLED)驱动DC-DC转换器。正输出电压(V_(OP))由升压转换器(BOOST)和线性稳压器(LDO)级联产生,BOOST中使用前馈方法改善线性瞬态响应,LDO保证了芯片在全负载电流范围内输出电压的纹波。负输出电压(V_(ON))由一种新颖负压电荷泵电路产生,电荷泵仅由MOSFET构成以提高效率。提出了一种新型的转换负压的电平转换电路,降低了开关管导通电阻并提高了负压效率。采用突发(BURST)控制模式提高了轻载效率。芯片采用0.18μm BCD工艺,其V_(OP)和V_(ON)分别为4.6 V和-2.4 V,工作频率为1 MHz,正常工作时的负载电流为0~50 mA,最大电源效率为89.4%。V_(OP)和V_(ON)的纹波均小于7 mV,线性瞬态响应均为5 mV,负载瞬态响应分别为5 mV和20 mV。负输出电压在-0.6~-2.4 V可调,调整步长为0.1 V。

    2021年11期 v.46;No.399 833-840页 [查看摘要][在线阅读][下载 1502K]
    [下载次数:597 ] |[网刊下载次数:0 ] |[引用频次:6 ] |[阅读次数:0 ]
  • 一种衬底电位自调整电源反向保护电路

    李涛;徐江涛;彭宇;

    为了防止电源反向保护电路中反接的NMOS管衬底和漏极寄生二极管正向击穿,提出了一种衬底电位自调整结构。通过在保护管衬底增加上拉耗尽型NMOS管和下拉n型双扩散(ND)MOS管,自动调整保护管在正向导通和反向截止时的衬底电位,防止其衬底和源、漏之间的寄生二极管正向导通。芯片采用0.35μm BCD工艺完成设计和流片,保护电路版图面积为0.10 mm~2,衬底电位自调整电路版图面积为0.01 mm~2。测试结果表明:正向工作最大击穿电压由1 V提高至9 V,过电流保护值为1.4 A,反向保护最大击穿电压达到了-26 V。与同类型电路相比,正向击穿电压有了大幅提高,显著改善了电源反向保护电路的性能。

    2021年11期 v.46;No.399 841-846+860页 [查看摘要][在线阅读][下载 1414K]
    [下载次数:130 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:0 ]
  • 基于GaN HEMT工艺的高功率宽带6 bit数字移相器(英文)

    谢媛媛;吴洪江;赵子润;

    基于GaN HEMT工艺研制了一款8~12.5 GHz宽带6 bit数字移相器。通过采用优化的宽带拓扑和集总元件,以及在片上集成GaN并行驱动器,提高了移相精度,缩小了芯片的尺寸,减少了控制端数量。测试结果表明,在8~12.5 GHz频带内,全部64个移相状态下,插入损耗小于11 dB,输入回波损耗小于-14 dB,输出回波损耗小于-16 dB,移相均方根误差小于1.8°,幅度变化均方根误差小于0.5 dB。在8 GHz频率下,1 dB压缩点输入功率高达33 dBm。芯片尺寸为5.05 mm×2.00 mm×0.08 mm。

    2021年11期 v.46;No.399 847-853页 [查看摘要][在线阅读][下载 1594K]
    [下载次数:351 ] |[网刊下载次数:0 ] |[引用频次:5 ] |[阅读次数:0 ]
  • 一款集成VCO宽带频率合成器

    梁佳琦;权海洋;张佃伟;杨立;

    采用0.35μm SiGe BiCMOS工艺设计了一款集成压控振荡器(VCO)宽带频率合成器。该锁相环(PLL)型频率合成器主要包括集成VCO、鉴频鉴相器、可编程电荷泵、小数分频器等模块。其中集成VCO采用3个独立的宽带VCO完成对频率的覆盖;鉴频鉴相器采用动态逻辑结构;小数分频器中Σ-Δ调制器模数可编程,可以精确调制多种分频值。测试结果表明,在电源电压3.3 V、工作温度-40~85℃的条件下,该芯片输出频率为137.5~4 400 MHz,频偏100 kHz处的相位噪声为-104 dBc/Hz,频偏1 MHz处的相位噪声为-131 dBc/Hz,归一化本底噪声为-215 dBc/Hz。芯片面积为3.8 mm×4 mm。该频率合成器能为通信系统提供低相位噪声或低抖动的时钟信号,具有广阔的应用前景。

    2021年11期 v.46;No.399 854-860页 [查看摘要][在线阅读][下载 1451K]
    [下载次数:575 ] |[网刊下载次数:0 ] |[引用频次:11 ] |[阅读次数:0 ]

半导体器件

  • 6.5kV SiC光控晶闸管的研制

    杨燎;陈宏;郑昌伟;白云;杨成樾;

    基于Sentaurus TCAD软件,研制了一款6.5 kV SiC光控晶闸管。通过优化雪崩击穿模型,对多层外延材料的规格及渐变终端技术进行研究,有效抑制了芯片表面峰值电场,实现了6.5 kV的耐压设计;此外结合实际应用需求,对器件的开通特性进行了仿真模拟。在4英寸(1英寸=2.54 cm)SiC工艺平台制备了6.5 kV SiC光控晶闸管,并对器件性能进行了测试。测试结果显示,芯片击穿电压超过6.5 kV,在4 kV电源电压以及365 nm波长紫外光触发的条件下,器件导通延迟约为200 ns,脉冲峰值电流约为2.1 kA,最大导通电流变化率(di/dt)达到6.3 kA/μs,测试结果与仿真模拟结果基本一致。

    2021年11期 v.46;No.399 861-865页 [查看摘要][在线阅读][下载 1326K]
    [下载次数:388 ] |[网刊下载次数:0 ] |[引用频次:5 ] |[阅读次数:0 ]
  • 基于分段拟合的SiC MOSFET模型优化方法

    余秋萍;赵志斌;孙鹏;赵斌;

    提出了一种基于分段拟合的SiC MOSFET模型优化方法。将表征静态特性的核心单元模型优化为分段模型,以使其能同时准确表征高、低栅压下器件的静态特性。同时,在模型分段处进行线性插值以保证模型函数的连续性,基于器件漏源支路元器件参数对拟合数据进行修正以提高模型表征参数的提取准确度。此外,为提高器件的动态模型准确度,增加了栅漏结电容模型函数的分段点,并给出了分段点选择方法。将优化前后栅漏结电容模型函数和静态仿真结果与测试获得的电容曲线、转移曲线和输出曲线进行对比,曲线匹配度较高,表明提出的优化方法显著提高了动态和静态模型的准确性。最后,搭建了SiC MOSFET开关特性测试平台,通过动态开关实验验证了模型优化方法的准确性。

    2021年11期 v.46;No.399 866-874页 [查看摘要][在线阅读][下载 1436K]
    [下载次数:424 ] |[网刊下载次数:0 ] |[引用频次:6 ] |[阅读次数:0 ]

半导体制备技术

  • 衬底去边宽度对高阻厚层硅外延片参数的影响

    米姣;张涵琪;薛宏伟;袁肇耿;吴会旺;

    硅外延片的参数受衬底以及外延层两方面影响,研究了衬底背面SiO_2层边缘去除宽度(简称去边宽度)对高阻厚层硅外延片参数的影响。对比0、0.3和0.5 mm三种去边宽度硅外延片的参数发现,去边宽度对外延层厚度不均匀性没有影响,对外延层电阻率不均匀性影响巨大,外延层电阻率不均匀性与衬底去边宽度呈正比。衬底去边宽度也会影响外延片的外观、表面颗粒以及滑移线。进一步研究了去边宽度对后续制备MOS管在晶圆片内击穿电压分布的影响,发现去边宽度越宽,晶圆片内MOS管击穿电压差越大。综合考虑外延片及其制备器件参数,选择0.3 mm为制备高阻厚层硅外延片的最佳去边宽度,可以获得优良的外延片参数及器件特性。

    2021年11期 v.46;No.399 875-880+886页 [查看摘要][在线阅读][下载 1622K]
    [下载次数:264 ] |[网刊下载次数:0 ] |[引用频次:2 ] |[阅读次数:0 ]

先进封装技术

  • 混合烧结高散热导电胶的封装应用及性能

    刘怡;张灏杰;柳炀;龚臻;张月升;宋大悦;

    为满足中大尺寸背面裸硅芯片的封装应用及其高散热需求,开发了一种新型混合烧结高散热导电胶,该新型导电胶以有机二元酸表面活化的银粉颗粒、丙烯酸树脂和其他有机添加剂为原料混合制备而成。采用新型导电胶将6 mm×6 mm裸硅芯片粘接到方形扁平无引脚封装键合(QFNWB)产品上,并进行了导电胶黏度测量、X射线无损检测、导电胶和芯片粘接的破坏性推力测试、导热系数测试和可靠性试验。研究结果表明,该导电胶触变指数为7.2,烘烤后无明显气孔产生,6 mm×6 mm裸硅芯片粘接的破坏性推力为343 N,导热系数高达15 W/(m·K)。与常规导电胶相比,其导热性能优异,且解决了烧结银导电胶无法应用于中大尺寸背面裸硅芯片的问题,满足产品的高散热和高可靠性要求。

    2021年11期 v.46;No.399 881-886页 [查看摘要][在线阅读][下载 1821K]
    [下载次数:335 ] |[网刊下载次数:0 ] |[引用频次:3 ] |[阅读次数:0 ]

可靠性

  • 基于Anand模型的柔性直流输电用IGBT模块焊接应力变形分析

    王蕤;骆健;姚二现;董长城;刘旭光;杨阳;

    IGBT模块直接覆铜(DBC)基板与底板进行回流焊接过程中,由于材料热膨胀系数不匹配,会产生较大翘曲与残余应力,影响模块可靠性。针对某柔性直流(VSC-HVDC)输电用大功率IGBT模块,基于有限元法,根据实际真空回流焊温度曲线,对比分析了Al_2O_3/Cu、AlN/AlSiC和Si_3N_4/AlSiC 3种陶瓷衬板与底板组合的焊接翘曲变形与残余应力分布。结果表明相对于Cu底板,采用AlSiC底板能有效降低底板翘曲与残余应力。相较于Si_3N_4陶瓷衬板,AlN陶瓷衬板与AlSiC底板的热膨胀系数匹配度更高,焊接后翘曲与残余应力最小。测试结果表明,AlN/AlSiC组合的仿真与实测变形量基本一致,测量范围内长边和短边方向误差分别为5.9%和5.6%。

    2021年11期 v.46;No.399 887-892+898页 [查看摘要][在线阅读][下载 1843K]
    [下载次数:529 ] |[网刊下载次数:0 ] |[引用频次:6 ] |[阅读次数:0 ]
  • 氮退火对SiC MOSFET栅源电压漂移的影响

    高秀秀;邱乐山;戴小平;

    为了准确地表征4H-SiC MOSFET经过高温栅偏(HTGB)测试后的栅源电压漂移,优化氮退火工艺条件以改善MOSFET栅源电压的稳定性,在n型4H-SiC(0001)外延片上制备了横向扩散MOSFET(LDMOSFET)和纵向扩散MOSFET(VDMOSFET)。对栅氧化层采用不同温度、时间和气氛进行氮退火,并对制备的MOSFET进行了HTGB测试,探讨了栅压应力大小、应力时间、温度对栅源电压漂移的影响。结果表明:相比LDMOSFET,VDMOSFET可以更有效地表征栅源电压漂移趋势;氮退火对栅源电压正向漂移影响较小;NO退火后增加高温N_2退火、提高NO退火的温度和增加NO退火的时间均会引起VDMOSFET栅源电压负向漂移量增加;当栅压应力为-16 V、应力时间为500 s时,1 200℃、70 min NO退火的VDMOSFET的栅源电压漂移比1 250℃、40 min NO退火的小0.1~0.3 V。

    2021年11期 v.46;No.399 893-898页 [查看摘要][在线阅读][下载 1720K]
    [下载次数:247 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:0 ]

半导体检测与设备

  • GaN HEMT外延材料表征技术研究进展

    杜成林;蔡小龙;叶然;刘海军;张煜;段向阳;祝杰杰;

    氮化镓(GaN)作为第三代半导体材料的典型代表,具有高击穿电场强度和高热导率等优异的物理特性,是制作高频微波器件和大功率电力电子器件的理想材料。GaN外延材料的质量决定了高电子迁移率晶体管(HEMT)的性能,不同材料特征的表征需要不同的测量工具和技术,进而呈现器件性能的优劣。综述了GaN HEMT外延材料的表征技术,详细介绍了几种表征技术的应用场景和近年来国内外的相关研究进展,简要总结了外延材料表征技术的发展趋势,为GaN HEMT外延层的材料生长和性能优化提供了反馈和指导。

    2021年11期 v.46;No.399 899-908页 [查看摘要][在线阅读][下载 1679K]
    [下载次数:956 ] |[网刊下载次数:0 ] |[引用频次:2 ] |[阅读次数:0 ]